2018年11月27日火曜日

[Vivado]ModelSimシミュレーション方法

【環境】
・Vivado2018.02
・Modelsim10.5b(Intel FPGA Starter Edition)

【手順】
[ModelSim用ライブラリをコンパイル(初回のみ)]
①Vivado実行用Tclファイルを作成(simlib_compile.tcl)
compile_simlib                                                       \
  -directory {simlib}                                                \
  -family   kintex7                                                  \
  -language all                                                      \
  -library  unisim                                                   \
  -simulator modelsim                                                \
  -simulator_exec_path {c:\Tool\Intel\18.1\modelsim_ase\win32aloem}  \
  -32bit                                                             \
  -verbose

Google-code-prettify表示テスト

・C++
cout << "Hello world.\n";

・Verilog
$display("Hello world.");